EDA加速車規芯片設計

2021-11-09 17:09:14 來源:David Hwang,芯華章科技產品與業務規劃總監
車規芯片屬于半導體芯片的一個分支。目前芯片設計驗證遇到的很大一個瓶頸就是人才短缺,對車規芯片來說也是如此。據統計,2020年的IC設計從業者約20萬人,但是企業對人才需求量已經遠遠超過這個數目,導致在今年幾乎每家半導體設計公司都在抱怨急需的設計驗證人員難招。

芯片人才短缺一方面在于傳統人才培養模式的不足,在這方面我們很高興地看到國家已經布局,而且開展了一系列的EDA的產學研結合項目;另一方面人才短缺很大程度是由于國外EDA工具的壟斷性和封閉性造成的,這種保守和封閉性讓國內普通的開發者很難廣泛接觸,更談不上二次開發。

車規芯片是一個復雜的軟硬件系統。車載芯片互聯從傳統簡單的傳感器通過CAN,MOSE,FlexRay總線互聯,逐漸轉變成復雜的車用以太網(Automotive Ethernet)互聯;傳輸的數據也從以往的調試診斷信息,提升到音視頻娛樂信息(Infotainment),重要任務(Mission Critical)數據信息。隨著數據量不斷增大,數據內容和延遲確定性愈加重要,車規芯片內部的軟件也因此愈加復雜。

車規芯片也是一個芯片領域比較特殊的種類,尤其是它對功能安全有嚴格的要求。車規芯片的功能安全完整性等級(ASIL)劃分要求芯片在設計過程中有一系列的嚴苛檢測和覆蓋率報告。傳統的芯片設計驗證方法學很難有效地應付功能安全領域復雜的需求,這個挑戰也正在促使設計方法的變革。先進的設計理念可以讓效率大幅提升,加速設計周期,提高芯片安全等級。

要擺脫目前車規芯片困境,包括對國外半導體廠商、EDA工具的依賴,國內芯片人才短缺、設計理念落后等制約,就必須強調EDA理念,工具,和方法學變革。



為此,我們對加速車規芯片設計提出三點建議:
 
O1 EDA理念變革

大部分傳統的EDA工具不向公眾開放中間層接口,普通用戶無法二次開發,長期以來導致產品生態封閉,用戶群體狹窄。芯華章強調利用EDA 2.0技術和理念,采用芯片設計平臺服務(EDaaS(Electronic Design as a Service))模式:工具有機嵌入云原生服務,同時提供全方位開放的接口,并廣泛地適配到設計驗證各項的流程中。工具接口開放化,工具本身平臺化,由此可以讓芯片設計和驗證更加自動化智能化;同時EDA 2.0也能夠讓更多人通過EDaaS參與到芯片設計中,并快速高效地完成工作;依托EDA 2.0技術是解決芯片人才瓶頸最有效的方式之一,我們希望在將來看到有更多的嵌入式工程師,系統工程師,甚至軟件工程師都可以利用EDA 2.0技術,高效地參與芯片設計研發。
 
O2 EDA工具變革

EDA工具為功能安全提供數據支撐,尤其是ISO26262認證所需的定量分析:失效模式影響與診斷分析 (Failure Mode Effect and Diagnostic Analysis,簡稱FMEDA)。在設計車規芯片時,FMEDA常用的手段就是對芯片進行有意的故障注入(intentional fault injection),然后再分析錯誤注入引起的功能故障概率(失效率),以此評定車規芯片的安全完整性等級。

因此,EDA工具需要能夠產生各種故障模型(fault model)的測試激勵。由于芯片中需要注入的錯誤數量巨大,種類繁多,傳統仿真工具在做大規模測試時往往性能低下,耗費內存巨大,而且仿真時間冗長。這是因為傳統仿真工具引擎是專注功能驗證,它對于故障注入來說,內存和CPU開銷都是巨大的。

因此,故障注入需要EDA公司設計一種特殊的仿真器引擎,從而提高故障注入仿真效率;此外,芯片故障注入測試需要仿真器能夠處理更多的故障,且盡可能多地并發執行。由于通常芯片內部部分邏輯具有規則性和對稱性,通過形式化方式能夠發現一些規則,從而大規模減少不必要的注入的數量。一旦測試用例的數量減少了,仿真所需的總時間就可以減小了,這也可以從另一方面提升仿真器的效率。

仿真器只是EDA工具變革的一個典型的例子。其他的工具,如形式驗證,也可以針對功能安全做很多增強和優化,包括自動探測安全路徑、自動檢測關鍵路徑上的可應用的錯誤模型:包含固定開路故障(stuck at fault),瞬態故障(transient fault),遷移故障(transition fault),橋接故障(bridge fault)等。這些技術將大大提升車規芯片的驗證效率。
 
O3 設計方法學變革

車規芯片不同于消費電子芯片之處,在于安全性和可靠性特殊要求。車規芯片在設計之初要做很周密的架構探索,這些前期工作的目的就是為了首先確保安全性,其次達到ISO26262 認證的要求。車規芯片為了要保證在嚴苛環境下設計的安全性,常常會使用一些特殊的邏輯功能:比如在數據流中的采用硬件CRC校驗,在片內SRAM和Flash memory中采用單比特奇偶(parity)校驗,數據讀取ECC校驗,以及芯片電源電壓檢測;在控制密集型邏輯上采用冗余邏輯,如多個CPU同時處理單一任務,輸出結果比對,雙看門狗(watchdogs)系統,時鐘電路備份機制等。要設計這些安全措施相關的邏輯單元,就需要在設計初期驗證它的必要性,可靠性,和完整性。

根據實際經驗,我們推薦在設計之初盡早引入芯片功能的虛擬模型。這種基于虛擬模型的開發能夠讓設計師和架構師盡早分析優化系統,探索不同構架在安全性能上的優勢。一方面設計工程師,在沒有SoC真實環境的條件下,可以用這些模型驗證對復雜設計做前期分析,做出功耗性能面積最優的判斷;另一方面,驗證工程師利用虛擬模型可以盡早開發白盒測試環境,也可以提前進行復雜系統的軟硬件協同測試,甚至可以將模型編譯在通用控制器里,放在ECU系統中進行實際現場測試。

虛擬模型擁有諸多優勢,但它的前提就是需要工程師廣泛意識到它的重要性,并在設計驗證中積極探索利用好它,同時EDA廠商也應該積極和各種芯片IP廠商合作,開發更多豐富靈活的虛擬模型,并構建利于產業積極發展的生態圈。驗證測試左移(shift-left)是當前復雜芯片設計領域的倡導的趨勢,而在車規芯片上,我們認為虛擬模型是一個驗證測試左移完美的助力點。
 
總結

在過去的20年里我們深深地意識到技術發展給芯片行業帶來的變革,但同時我們也越來越迫切的需要更強的技術創新,來滿足我們日益發展的芯片行業需求,解決我們面臨的各種挑戰。我們深信依托EDA 2.0帶來的EDA工具變革,可以解決人才技術瓶頸問題;改進工具能夠更好地提高設計驗證效率;廣泛使用虛擬模型將會提高架構探索質量、提升車規芯片安全性。我們希望和各個行業的同仁積極探索交流,共同發展進步,為我們國家芯片,包括車規芯片的發展,做出貢獻!

  1. EETOP 官方微信

  2. 創芯大講堂 在線教育

  3. 創芯老字號 半導體快訊

相關文章

全部評論

  • 最新資訊
  • 最熱資訊
@2003-2021 EETOP

京ICP備10050787號   京公網安備:11010502037710

X
免费大片一级a一级久久